Intel、AMD、台积电、三星等业者合组 UCIe 产业联盟 推动 Chiplet 微晶片应用普及

首波加入UCIe产业联盟的业者涵盖晶片设计业者、代工业者,以及云端服务聪供应商与晶片设计技术业者,在制定UCIe 1.0规範之后,将会持续迈向下一版设计发展,其中将定义微晶片外型规格、管理、强化后的安全性,以及相关必要协定。Intel、AM

首波加入UCIe产业联盟的业者涵盖晶片设计业者、代工业者,以及云端服务聪供应商与晶片设计技术业者,在制定UCIe 1.0规範之后,将会持续迈向下一版设计发展,其中将定义微晶片外型规格、管理、强化后的安全性,以及相关必要协定。

Intel、AMD、微软、Meta、Google、Qualcomm、三星、台积电等业者宣布合组UCIe产业联盟,并且提出UCIe 1.0设计规範,计画推动以Chiplet (微晶片)技术应用生态。

在PCIe、CXL及NVMe等连接技术获得成功后,Intel、AMD、台积电等业者计画使Chiplet形式微晶片设计普及化,希望以UCIe 1.0规範建立晶片互连、相容运作,让更多业者能依照此标準打造新款处理器,并且能配合不同微晶片建构差异化设计。

UCIe 1.0规範涵盖晶片到晶片的I/O埠实体层,以及晶片到晶片之间互连协定与软体堆叠设计,透过成熟发展的PCI Express (PCIe),以及CXL (Compute Express Link)连接协议对应更快数据传输效率。

首波加入UCIe产业联盟的业者涵盖晶片设计业者、代工业者,以及云端服务聪供应商与晶片设计技术业者,在制定UCIe 1.0规範之后,将会持续迈向下一版设计发展,其中将定义微晶片外型规格、管理、强化后的安全性,以及相关必要协定。

原创文章,作者:阿浩,如若转载,请注明出处:https://www.53moban.com/1578.html

联系我们

400-800-8888

在线咨询:点击这里给我发消息

邮件:admin@example.com

工作时间:周一至周五,9:30-18:30,节假日休息