Intel 再宣布製程创新策略与新命名, 2024 年迈入埃米世代首发 20A 製程获高通採用

Intel 在今日以 Intel accelerated 再度公布 IDM 2.0 的重大政策,呼应当前新一代製程技术的革新,以新命名方式取代传统以闸极长度命名的方式,预计在 4 年时间预计推出 5 项新製程,而 Intel 3 製程将为

Intel 在今日以 Intel accelerated 再度公布 IDM 2.0 的重大政策,呼应当前新一代製程技术的革新,以新命名方式取代传统以闸极长度命名的方式,预计在 4 年时间预计推出 5 项新製程,而 Intel 3 製程将为 FinFET 末代产品, 2024 年的 20A 製程宣告半导体製程将进入全新埃米世代,并宣告高通将选择 Intel 革命性的 20A 製程为其生产晶片;除了製程技术外, Intel 也将在 2023 年导入全新封装技术 Foveros Omni 与 Foveros Direct ,实现更複杂的 3D 封装,而亚马逊 AWS 将成为第一个採用 IFS 封装解决方案的客户。

此次所宣布的新製程与封装技术主要以位在美国俄勒冈州与亚利桑那州的工厂所开发,同时除了高通、 AWS 外也将吸引更多美国与欧洲生态伙伴参与; Intel 预计于 2021 年 10 月 27 日至 10 月 28 日于旧金山与线上举办的 Intel InnovatiON 大会公布更多资讯。

Intel 加速製程开发, 4 年将推 5 项新製程技术

照片中提到了Intel、Intel、Intel,包含了显示装置、英特尔、英特尔加速:与 Sanjay Natarajan、Kevin Krewell 和 Patrick Moorhead 一起深入探索诺克斯堡、半导体、10纳米

▲ Intel 将自 10nm Enhanced SuperFin 起採用全新命名方式

Intel 表示,当前以闸极长度的命名是延续半导体发展初期的技术方式,但随着架构持续创新,相同製程亦能进一步提升性能,传统命名模式难以反应製程实际的表现,故 Intel 将採用全新的命名方式取代当前,将自 10nm 製程开始改採新命名方式,当前的 10nm Enhanced SuperFin 製程将改为 Intel 7 、 7nm 製程改为 Intel 4 ,并预告 Intel 3 将是最末代 FinFET 技术的製程,预计在 2024 年量产的 20A 製程不仅会採用全新的 RibbonFET 技术,更是半导体製程迈入埃米世代的先驱技术, A 亦作为埃米的代称,此外 Intel 也预告 2025 年将再导入下一世代的 18A 技术。

照片中提到了Intel、Intel、Intel,跟汤姆汤姆有关,包含了显示装置、显示装置、屏幕截图、墙纸、软件

▲ Intel 4 将用于生产消费级的 Metror Lake 与资料中心级的 Granite Rapids

照片中提到了Intel、Intel、Intel,跟汤姆汤姆有关,包含了运动场馆、屏幕截图、墙纸、显示装置、运动设施

▲ Intel 3 将为最后一代 FinFET 技术製程

当前新一代的 Intel 7 製程产品预计先于 2021 年底推出消费级的 Alder Lake 、 2022 年第一季推出资料中心级的 Sapphire Rapids ;Intel 预估首款採用 EUV 微影 FinFET 的 Intel 4 将较 Intel 7 带离约 20% 的每瓦效能, Intel 4 将率先使用于消费端的 Metro Lake 与资料中心的 Granite Rapid 两项产品,预计 2022 年末量产、 2023 年开始出货;预计 2023 年下半年开始量产的 Intel 3 则将较 Intel 4 提高 18% 每瓦效能,然而也是 Intel 最后一代使用 FinFET 的製程。

照片中提到了lesl waler wilh、PowerVia & RibbonFFT、L-stack nanoiboons,包含了软件、英特尔、屏幕截图、显示装置、电子产品

▲自 Intel 20A 起将採用 RibbonFET 取代行之有年的 FinFET

Intel 20A 象徵 Intel 在半导体製程迈入下一步,除了跨入埃米层级以外,将以 PowerVia 与 RibbonFET 革命技术作为基础, PowerVia 是业界首个实作背部供电的新技术,能够减少传统正面供电所需的迴路、使讯号布线更易最佳化,此外可降低讯号衰竭与减少杂讯;至于 RibbonFET 则为 Intel 环绕式闸极电晶体实作成果,自 Intel 20A 起取代自 2011 年推出的 SuperFET 架构,能够于更小的面积堆叠更多鳍片,并在相同的驱动电流达到更高的电晶体开关速度。

同时 Intel 亦为新世代製程重新定义、建立与导入次世代 EUV 工具,暂称为高数值孔径 EUV , Intel 目前与 ASML 积极合作,有望成为业界首家导入量产高数值孔径 EUV 工具的晶圆製造商。

3D 封装技术再升级,跨製程封装 Foveros Omni 与无銲接封装 Foveros Direct 开启新局面

照片中提到了Continued leadership in advanced packaging、Embedded Multi-die、Foveros,包含了软件、显示装置、数码展示广告、屏幕截图、多媒体

▲ Intel 製程技术持续演进

除了製程以外,封装技术亦为使半导体技术持续革新的重点, Intel 自 2017 年开始採用 2.5D 嵌入式桥接解决方案的技术,而 2022 年的 Sapphire Rapids 将为具备 EMIB 并首款量产出货的资料中心产品, Sapphire Rapids 同时也会式业界首款 4 个方块晶片封装的晶片,实现如同以单一晶片设计的效能,而再 Sapphire Rapids 后,后继的 EMIB 将自 55 微米凸点闸距降至 45 微米。

照片中提到了COMPUTE DIE、soc - LP、Meteor Lake,包含了玻璃、流星湖、中央处理器、英特尔、奥尔德湖

▲ Metro Lake 将採用第二代 Foveros 封装

而 Intel 首款 3D 堆叠封装解决方案 Foveros 将以第二世代技术导入到消费级的 Metro Lake ,具备 36 微米凸点间距,并跨多种製程节点进行封装,热设计则可自 5W 到 125W 。

照片中提到了test wafer witn、Toveros Omri、to p die,包含了多媒体、计算机网络命名方案、计算机程序、电脑、屏幕截图

▲ Foveros Omni 能将跨晶圆厂不同製程的晶片进行混合 3D 封装

预计于 2023 年量产的两项 3D 封装技术 Foveros Omni 与 Foveros Direct 将带来 3D 封装技术全新的局面;  Foveros Omni 採用晶片与晶片连结与模组化设计,能允许多个顶层晶片块与多个底层晶片块进行封装,同时能横跨来自多个晶圆厂与製程节点的分拆晶片进行混合封装,呼应 Intel IDM 2.0 弹性运用部分晶片外包给专业晶圆代工的混合生产模式。

照片中提到了top die、הורררירר7、top die,包含了软件、英特尔、介绍、多媒体、文本

▲ Foveros Direct 将以铜对接取代銲接,使过往被视为需以单晶设计的架构能够分离

至于同样于 2023 年推出的 Foveros Direct 则视为 Foveros Omni 的补充技术,藉由一改传统的焊接方式,使晶片与晶片透过直接铜对铜接合,不仅提升传导效率,更使原本认为需要採用同一晶片设计的架构能因此採用分离设计,能为晶片设计带来更高的弹性,同时能成低于 10 微米的凸点间距。

照片中提到了IDM、2.0、sdvancago,包含了显示装置、屏幕截图、显示装置、多媒体、图形

▲ IDM 2.0 策略显示 Intel 想结合部分外部代工与本身半导体技术实力持续创新

Intel 藉此次 Intel accelerated 大会宣布 IDM 2.0 策略的进一步资讯,可看出 Intel 在新执行长 Pat Gelsinger 的战略之下,不仅将结合自身半导体能力与部分委外代工,同时在大动作加速製程研发的同时,亦于半导体封装新技术结合内、外部生产晶圆的封装能力,透过多种策略的结合使 Intel 本身得以茁壮,但又透过宣布开放晶圆代工,展现在新策略之下的产能余裕与技术优势。

原创文章,作者:游杰,如若转载,请注明出处:https://www.53moban.com/5981.html

联系我们

400-800-8888

在线咨询:点击这里给我发消息

邮件:admin@example.com

工作时间:周一至周五,9:30-18:30,节假日休息